五分钟自我介绍
我叫xxx,今年xx岁,来自xx,现为东南大学微电子专业研究生。
进入实验室后,我有幸和实验室的几个同学一起加入与xx项目:xx,并负责其中存储系统的设计。首先跟项目组成员一起熟悉quartus ii开发工具的使用流程,与此同时,熟悉ssram工作原理,绘制ssram存储模块电路板,焊接并测试。然后根据其工作时序写ssram控制器并用逻辑分析仪抓取信号进行实际测试,读写模式下速度能跑到80m。通过这次实践,我掌握了硬件开发的大致过程,并对verilog语法的有了更深刻的认识。接着根据需求的变化,项目改用sdram作为存储介质,因为其容量大,价格便宜,接着认真搞清sdram工作原理后,由于sdram工作时序比较复杂,为节约开发时间,直接运用altera官方ip,只是对其参数进行简单的设置即可。但是并不知道该控制器sdram数据流到底是连续的还是非连续的。为了一探究竟,首先是大致分析例化后的整体代码(其实由于对工具的不熟悉,一开始连有这个也是不知道的),一读代码发现有好多总线信号,一看就懵了,只能根据字面意思推测并上网仔细进行axi总线学习,大致看懂代码后,想要实际抓取关键信号测试,看其波形图,可是这些总线信号没法引出来观察。只能大胆尝试利用官网的`ip核自己重新在sopc添加,主要就是根据总线信号和功能的理解将其信号类型匹对好就行了,当时我做到了。为自己和项目其他成员后期自定制ip起到很大的帮助作用。
所有基础工作进行的同时,我也在不断地探索数据采集方面数据存储架构的探索,并最终提出了fifo存储方案,并用dma进行数据搬移,提高数据搬移速度。
我本人性格乐观开朗,乐于助人,诚实守信,积极向上,认真负责,笃实好学,追求卓越,愈挫愈勇。有朋友评价我说:平凡但不平庸,自信但不自负。还有人说我是老好人,自来熟。
我的自我介绍已经完毕,谢谢!
本文来源:https://www.010zaixian.com/shiyongwen/3000983.htm